ASIC-разработчик/СБИС-инженер

Дизайн-центр по проектированию микропроцессорной техники для систем с искусственным интеллектом МФТИ в поиске ASIC-разработчика /СБИС-инженера, который:

• нацелен на разработку продукта
• разделяет наш подход к созданию надежных и оптимизированных решений
• умеет оптимизировать дизайн по площади и энергопотреблению.

Мы реализуем алгоритмы обработки изображений под FPGA/ASIC. Наша цель - разработать ISP (Image Signal Processor), мы знаем, как сделать его лучшим в мире.

Обязанности:

• RTL-проектирование и реализация алгоритмов обработки изображений на Verilog/SystemVerilog для ASIC
• синтез, статический временной анализ (STA) и оптимизация дизайна по критериям PPA (Performance, Power, Area)
• тесное взаимодействие с алгоритмистами и командами верификации для обеспечения качества и соответствия дизайна требованиям

Требования:

• опыт RTL-проектирования на Verilog/SystemVerilog
• понимание полного цикла разработки ASIC (от RTL до GDSII)
• практический опыт работы с синтезом (Synopsys Design Compiler или аналоги)
• глубокое понимание принципов построения цифровых схем, временного анализа (setup/hold) и методов низкоуровневой оптимизации
• опыт работы с шинными интерфейсами (AXI, AHB, APB)
• знание скриптовых языков (Python/TCL) для автоматизации задач

Условия:

• официальное трудоустройство, срочный трудовой договор
• достойная заработная плата согласно вашему опыту, которую готовы обсуждать на этапе оффера с финальным кандидатом
• место работы г. Долгопрудный, кампус МФТИ
• спортзал и бассейн на территории кампуса

В соответствии с ТК РФ работники сферы образования обязаны предоставить справку о наличии (отсутствии) судимости и (или) факта уголовного преследования, срок изготовления которой может быть до 30 дней, просим заранее позаботиться о ее получении .