Ведущий инженер системной верификации CPU IP

Санкт-Петербург, Москва, Нижний Новгород, Екатеринбург и другие города России.

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.

Команда системной верификации высокопроизводительных процессорных ядер и кластеров (CPU IP) приглашает Ведущего инженера

Чем Вам предстоит заниматься:

• Владение системной верификацией функционала RISC-V ядра. Понимание его реализации, взаимовлияний и системных взаимодействий

• Участие в разработке стратегии верификации продукта с курируемым набором фичей

• Разработка и ревью тест планов

• Разработка и ревью низкоуровневых тестов на C или Assembler

• Разработка и ревью требований для имеющихся и новых инструментов верификации, их обоснование, приёмка результата от смежных подразделений, внедрение в процесс верификации

• Разработка требований для имеющихся и новых инструментов верификации, их обоснование, реализация, внедрение в процесс верификации, ревью требований смежных групп

• Разработка тестового окружения, скриптов автоматизации запуска тестов

• Оценка работ по верификации по времени выполнения работ и нахождение компромиссов с учетом имеющихся ресурсов

• Разработка и ревью документации по кодовой базе тестов, используемым инструментам

• Отладка тестов в RTL-симуляторе / функциональном симуляторе / прототипе / готовом СнК

• Запуски регрессионного тестирования

• Анализ и ревью тестов по своим подсистемам и фичам для улучшения покрытия

• Нести ответственность за результат тестирования по порученным направлениям

Что мы ожидаем от будущего члена команды:

• Опыт работы системным верификатором от 5 лет

• Уверенное знание архитектуры и набора команд любого современного процессора

• Опыт работы в качестве технического лида

• Уверенное знание языка C

• Уверенное знание ассемблера

• Уверенное знание линкер-скриптов

• Уверенное знание системы сборки make, либо аналогичной (cmake)

• Опыт использования gcc, gas либо аналогичных тулчейнов llvm clang

• Уверенное использование отладчиком gdb или аналогичным по функциональности

• Уверенный пользователь Linux (включая cli & shell programming);

• Опыт работы в git

• Умение читать и писать на скриптовых языках bash, tcl, python

• Опыт работы с RTL симуляторами

• Опыт работы с кодовым и функциональным покрытием

• Опыт работы с золотыми референс моделями

• Опыт отладки на прототипе FPGA

• Знание английского языка на уровне чтения технической документации;

Дополнительно приветствуем:

• Знание SystemVerilog
• Знание UVM
• Уверенное знание архитектуры и набора команд RISC-V
• Уверенное знание ассемблера RISC-V
• Знание AXI, CHI интерфейсов

Будем рады предложить:

• Конкурентный уровень полностью официальной заработной платы;
• Работу в аккредитованной ИТ-компании;
• Гибкое начало рабочего дня;
• Возможность выбора формата работы (удалённая/офис/гибрид);
• Программы обучения и развития сотрудников (включая внешние курсы повышения квалификации);
• Внутреннюю программу поддержки инноваций;
• Систему премирования за научные достижения, публикацию статей и регистрацию патентов;
• «Лекторий», в рамках которого приглашённые эксперты и наши специалисты делятся профессиональным опытом из различных областей науки;
• Медицинскую страховку с первых дней работы, включающую стоматологию