Инженер логического проектирования (RTL)

Обязанности:

• Разработка архитектуры и микроархитектуры различных модулей микропроцессоров или периферии.
• Описание разработанных схем на уровне RTL.
• Участие в написании тестплана для проверки внедряемой функциональности.
• Участие в написании отчетной документации проектов.

Требования:

• Высшее образование (техническое).
• Опыт работы в области логического проектирования.
• Знание языков описания аппаратуры Verilog/System Verilog.
• Знания в области архитектуры современных компьютерных систем (микропроцессоров, контроллеров I/O, графических контроллеров).
• Опыт работы с инструментами моделирования Synopsys VCS/Cadence Incisive/Mentor Graphics Modelsim.
• Знание Linux на уровне пользователя.
• Технический английский.

Приветствуется:

• Знание скриптового языка (perl/python/bash и т.п.).
• Умение использовать bash, make.
• Базовые знания C/C++.
• Опыт верификации модулей цифровых устройств.

Условия:

• Работа в аккредитованной ИТ компании.
• Оформление в соответствии с требованиями ТК РФ.
• Гибкий график работы.
• ДМС после испытательного срока со стоматологией.
• Корпоративный фитнес, волейбол.
• Возможность заниматься научной деятельностью.
• Возможность изучить фундаментальные системные принципы: внедрение и доработка прикладного ПО, взаимодействие ПО с ядром ОС и драйверами, состав и принципы ОС. Работа на машинах с архитектурой Эльбрус.
• Удобное расположение офиса - 1 минута от м. Беляево.