Ведущий инженер-программист

Навыки разработки и инструментов:

Опыт разработки цифровых схем на языках описания аппаратуры VHDL и/или Verilog/SystemVerilog.

Опыт работы с инструментами Xilinx Vivado, Intel Quartus, ModelSim, Vivado Simulator, Synplify или аналогами.

Навыки функционального моделирования и симуляции цифровых систем.

Опыт синтеза, размещения и трассировки (Place&Route) проектов ПЛИС.

Понимание принципов временного анализа (timing analysis) и оптимизации проекта под ограничения по частоте.

DSP-специализация:

Опыт реализации цифровых фильтров, преобразования Фурье, корреляционных и спектральных алгоритмов на ПЛИС.

Умение оценивать требуемую производительность и ресурсы (DSP-блоки, BRAM, LUT).

Знание fixed-point арифметики и её особенностей при реализации алгоритмов ЦОС в аппаратуре.

Опыт работы с интерфейсами передачи данных (например, AXI, LVDS, JESD204, Ethernet, PCIe, DDR).

Дополнительные плюсы:

Опыт ко-разработки FPGA + CPU (SoC, Zynq).

Навыки программирования на C/C++ или Python для моделирования и тестирования.

Знание MATLAB/Simulink для моделирования алгоритмов ЦОС.

Опыт документирования, ведения Git-репозиториев, CI/CD для FPGA-проектов.

Личные качества:

Внимательность к деталям, аккуратность при работе с временными диаграммами и ограничениями.

Умение работать в команде с инженерами-схемотехниками и разработчиками ПО.

Готовность к исследовательским задачам и оптимизации производительности.

Условия:

Оформление по ТК РФ.

График 5/2 с 9.00 до 18.00 (при необходимости изменение графика работы может согласовываться в индивидуальном порядке).

Расположение офиса в 5 минутах ходьбы от станции метро «Московские ворота».

Готовность к оформлению допуска к государственной тайне по 3 форме.

Окончательный размер заработной платы определяется в зависимости от квалификации кандидата, обсуждается с успешными кандидатами по результатам собеседования.