Старший инженер-схемотехник (радио)
По договоренности
Чем предстоит заниматься:
- Разработка схем электрических (РЭА).
- Отладка макетных плат собственной разработки и коллег.
- Трассировка печатных плат.
- Разработка КД на печатные платы и печатные узлы.
- Сопровождение сборки и производства.
- Знания аналоговой и цифровой схемотехники.
- Опыт работы с измерительным оборудованием (осциллограф, анализатор спектра, ВАЦ).
- Опыт работа с радио-аппаратурой (ВЧ платы).
- Опыт трассировки ВЧ и цифровых печатных плат.
- Базовые знания в области ЭМС.
- Ответственность, внимательность и исполнительность.
Адрес: Россия, Москва, улица 1905 года
Опубликована месяц назад
Похожие вакансии
Вакансии быстро закрываются - скачайте мобильное приложение в RuStore и откликайтесь первыми!
Скачать бесплатноВ связи с расширением и запуском серийного производства требуется Инженер-схемотехник (Разработчик электроники ...
- Полный день
- Опыт от 3 лет
- Москва
8 дней назад
210 000 ₽
Выше средней на 23%
Требования: Высшее техническое образование (профильное: радиотехника, электроника, схемотехника, микроэлектроника ...
- Полный день
- Опыт от 3 лет
- Москва
9 дней назад
... пользовательских и технических характеристик разработка технических решений подбор комплектующих разработка схемотехники ...
- Полный день
- Опыт от 3 лет
- Москва
9 дней назад
Обязанности: Проведение испытаний ЭКБ в строгом соответствии с документацией (пассивных компонентов, полупроводниковых компонентов, ИМС) Проведение испытаний ЭКБ в составе электронных блоков Составление отчетных документов Разработка программ и метод...
- Полный день
- Опыт от 3 лет
- Москва
5 дней назад
Чем предстоит заниматься: Разработкой схемотехники закреплённой составной части изделия: от анализа требований ... настройке и регулировке опытных и серийных изделий, разбор нештатных ситуаций и отказов, доработка схемотехники ...
- Полный день
- Опыт от 3 лет
- Москва
9 дней назад
200 000 ₽
Выше средней на 17%
Обязанности: Разработка синтезируемого кода на языках описания аппаратуры (Verilog/SystemVerilog/VHDL) Разработка тестовых окружений (Testbench), проведение функционального моделирования и верификации кода. Интеграция, запуск и отладка проектов на це...
- Полный день
- Опыт от 3 лет
- Москва
5 дней назад
Вакансия в подборках
Похожие вакансии
210 000 ₽