Ведущий разработчик ПЛИС

Обязанности:

• разработка блоков реализации алгоритмов ЦОС в ПЛИС: определение структуры тракта обработки сигналов, выбор конфигурации вычислительных ядер и проработка микроархитектуры;
• разработка вычислительных блоков для FPGA на языке System Verilog;
• функциональная верификация разработанных IP блоков;
• интеграция IP блоков с использованием периферийных интерфейсов и системных шин;
• оптимизация дизайна FPGA по частоте и ресурсам;
• создание и отладка прошивок для FPGA Xilinx, Gowin.

Требования:

• высшее техническое образование;
• уверенное знание архитектуры FPGA AMD (Xilinx) и процесса проектирования FPGA;
• отличное знание System Verilog;
• опыт функциональной верификации проектов, работы с симуляторами RTL;
• опыт работы с SoC интерфейсами и протоколами (например, AXI4, AXI-LITE, AXI-STREAM);
• работа с интерфейсами (SPI, UART, CAN, 12C, Ethernet SerDes PCI Express).

Условия:

• график работы 5/2;
• официальное оформление согласно ТК РФ;
• выплата заработной платы два раза в месяц, без задержек;
• 13-я заработная плата (ежегодная поощрительная премия);
• ДМС после испытательного срока + наличие на территории своего медицинского центра;
• на территории предприятия работает сеть столовых;
• наличие своего спорткомплекса с бассейном для работников и их семей;
• частичная компенсация стоимости аренды жилья иногородним рабочим и специалистам;
• возможность повышения квалификации, разрядов работников (учебные центры, целевое обучение в ВУЗах), обучения в аспирантуре на базе предприятия;
• корпоративные мероприятия, молодежный совет;
• дополнительные стимулирующие выплаты, специальные социальные программы.